Ｒ２ＲビデオＤＡＣ回路

Ｒ２Ｒラダー抵抗型、直結ビデオＤＡＣ回路の実験

概要

　SpartanIIにビデオＤＡＣ回路を接続して、ＮＴＳＣコンポジットビデオ出力に使用可能なＤＡＣ回路のテストを行う。
　ビデオ用ということで、速度的にSigma-DeltaDACなどは使えない。
　通常は、専用DAC-ICか、高抵抗値のR2R抵抗ネットワーク＋ＩＶ変換＆振幅調整用アンプで構成するのだろうが、ＦＰＧＡ＆アマチュアベースゆえ、「ＩＣは使わない」「外つけ部品は極力少なく」との方針から、７５ΩのR2Rネットワーク抵抗をＩＯポートで直接ドライブする方法をとる。
　外付け部品を減らせること．．．これがFPGAの大きな魅力の１つだと思っている。

　低インピーダンスをSpartanIIのIOで直接ドライブする為、最大の問題点として、「駆動電流の変化に応じてＩＯポートの電圧がドリフトする」というのが最大の心配点である。
　どの程度の精度が必要かわからないのだが、そのあたりを中心に実際の回路で測定／検証を行う。

　なお、Ｒ２Ｒ方式ＤＡＣ回路を知らない人は、どこか他所で勉強してください。

ＮＴＳＣコンポジットビデオＤＡＣとして必要と思われるスペック

周波数	DC～14.318MHz(カラーサブキャリアx4)
分解能	８～９ビット
負荷インピーダンス	ＡＣ　７５Ω固定
振幅幅	１．２５Ｖｐｐ以上？
絶対精度	±５％%程度なら可？
相対精度	±２％程度？
カーブ	リニア電圧

実験回路、条件

SpartanII	HDL製XSP005 (XC2S100PQ144+4x7SEG+8xLED+4xPSW+1xbuzzer)
VCCIO	3.312V(実測）
DAC回路	R2R-DAC部,XSP005部はこちらから
HDL回路	Velilogソースリスト
DAC用IOポート	OBUF_S_24 (24mA出力,Slowポート)
DAC分解能	８ビット
抵抗	カーボン抵抗 75ohm 1/4W、2Rは75ohmを２本使用,全て同ロット品
測定器	安物デジタルテスターのオートレンジで測定

　アマチュアなので、誤差１％の金属皮膜抵抗などは使っていない。
　誤差が気になるなら、同じ抵抗袋の中から抵抗値の近いものを選抜すればよい。

測定１．最下位／最上位電圧測定

最大振幅幅の測定と、リニアリティーの参考とする。

00H	00.1mV
01H	06.9mV
02H	13.6mV
03H	20.5mV

FCH	1590mV
FDH	1597mV
FEH	1604mV
FFH	1612mV

結果：最大振幅=1.612mVpp、１ポイント=約6.3mV

測定２．桁上がり周辺の電圧測定

Ｈ，Ｌドライブピン数が大きく入れ替わる桁上がり時には、電圧ドリフトの条件が大きく変動する可能性が大きい

--------- ４桁 ----------

0DH	86.6mV
0EH	93.4mV
0FH	100.4mV
10H	103.7mV
12H	117.3mV

EDH	1489mV
EEH	1497mV
EFH	1504mV
F0H	1507mV
F2H	1521mV

---------- ５桁 ----------

1DH	191.1mV
1EH	197.9mV
1FH	205.0mV *
20H	204.8mV *
21H	211.7mV
22H	218.4mV

DDH	1387mV
DEH	1394mV
DFH	1401mV -
E0H	1401mV -
E1H	1408mV
E2H	1415mV

---------- ６桁 ----------

3DH	397mV
3EH	404mV *1
3FH	411mV *3
40H	400mV *0
41H	406mV *2
42H	413mV

BDH	1190mV
BEH	1198mV *1
BFH	1205mV *3
C0H	1194mV *0
C1H	1200mV *2
C2H	1207mV

---- ７桁 ----

7BH	787mV
7CH	793mV
7DH	800mV *2
7EH	808mV *4
7FH	815mV *6
80H	792mV *0
81H	799mV *1
82H	805mV *3
83H	812mV *5
84H	818mV

結果：
　やはり多ビットの桁上がり時に電圧の逆転劇が起こってしまう。
　相対的なドリフトはある程度許容できるが、電圧の逆転はグラデーション時の輝度や、カラー信号に明白な悪影響が出そうで、非常にまずい

　桁上がり時の電圧逆転対策としては、
１）Ｒ２Ｒの抵抗値を100/200Ω（+出力段25Ω直列)へ変更し駆動電流を下げる。
２）逆転部の出力値を、SpartanII内部で入れ替える。
３）DAC用I/Oの位置を分散し、電源ピンの近くから取る。
４）上位３～４ビットを、I/O２本で並列ドライブする。
　などが考えられる。１）は有効だと思うが、精度を望むのであれば、とっととデジタルビデオ用エンコーダーへ頭を切り替えるべきだろう。
　シリアルＩ／Ｆタイプなら占有ピンは減るし精度も保証される。もちろん入手できればだが、石を選ばなければさほど難しくないでしょう。
　しかし、そんなのは当たり前すぎて面白くないのでここではやらない。

　SpartanII内部で逆転部の出力値を入れ替える「その筋」な対策は、ＩＯや電源ピンの処理、チップ個体差などの影響が大きそうなので個別調整となるだろう。
　また、ビット数を増やすと桁上がり時の電圧変動に関しては逆効果になると思われるので、IOの電圧精度も考えると、この回路では分解能を８ビット以上にする意味は無いように思える。

　全体のリニアリティはそこそこあるので、実際にＮＴＳＣを出力して、だめなら再考すればよいので、とりあえず現状でよしとする。
　比較的振幅幅の小さいカラー信号への影響が小さいことを祈るしかない。

測定３．ＩＯピンの電圧ドリフト測定（ワーストケース）

　桁上がり時に関連することだが、最小／最大負荷時のI/O電圧を計っておく
　ドライブ電流によっては、VIH=3.0V程度まで落ちるのかもしれない。

ビット	VOH最大負荷	VOL最大負荷	VOH最小負荷
bit0	01H=3.162V	FEH = 46.7mV	FFH = 3.234V
bit1	02H=3.164V	FDH = 68.7mV	FFH = 3.270V
bit2	04H=3.163V	FBH = 81.0mV	FFH = 3.286V
bit3	08H=3.163V	F7H = 84.5mV	FFH = 3.291V
bit4	10H=3.160V	EFH = 83.7mV	FFH = 3.297V
bit5	20H=3.161V	DFH = 75.6mV	FFH = 3.275V
bit6	40H=3.158V	BFH = 61.7mV	FFH = 3.249V
bit7	80H=3.144V	7FH = 35.6mV	FFH = 3.196V

※00Hの時、すべてのビットは計らずとも0Vで、VOLの最小負荷値である。

結果：ＶＩＨのドロップは思ったより小さいが、やはり負荷によるドリフト変動は大きい。

参考文献

CQ出版社ドランジスタ技術スペシャルNo.65 パソコン周辺インターフェース : NTSC(P131-)
CQ出版社定本OPアンプ回路の設計 : D-Aコンバーター(P323-)