2005.4.15

TV80 IP

　OPENCORES.ORGというHDLのフリーIPを沢山公開しているページにあるZ80互換IPで、元々はT80というVHDLで書かれたIPを、別の方がVerilogHDLにトランスレートされたものです。
　fz80と比べると回路規模が大きいですが、Z80との互換性は高いようです。

　Ver.1.5までのtv80には、IN/OUT命令の直後に割り込みACKサイクルが発生すると、SpecialM1のサイクルが短くなるというバグがあります。
　また、SpecialM1サイクルで取り込まれる割り込みベクタは、インストラクションバスではなくデータバスから取得するというちょっと変な仕様です。
　この２点を修正／変更した上で、tv80c.vを噛ませるとZ80バスコンパチになります。
　ただし、全ての命令がZ80と同じ速度で動作するわけではありません。
　なお、tv80c.vはトッカンで作っており、IORQにグリッジが出るという報告を受けていますので、CPUより高速なクロックでラッチした上で使用するのが安全です。

　Ver.1.5はAltera QuatusII 4.2でCycloneにインプリメントすると動かないそうで、Ver.1.2を選択しなければならないそうです。

Link

TV80プロジェクトページ

Download

●fz80c.v Ver.1.5 SPM1TV80 Ver.1.5+SpecialM1修正+自前Z80バスコンパチラッパ