2005.4.8 新規
AY-3-8910(PSG) IP
いわゆるPSGってやつです。
VerilogHDLで記述しています。
偽X1
や
TimePilot
で使ってます。
適当に(WRをクロックにしてる所とか)組んでいるので、修正しながら使って下さい。
Xilinx FPGAでは、189Slice程度を要します。
レジスタ14,15(PORTA,PORTB)は常に外部ピンの値が読み出されます。(次版でスイッチいれます。)
DOWNLOAD
●
AY-3-8910 Ver.0.82